(54) SEMICONDUCTOR DEVICE

(11) 63-258063 (A) (43) 25.10.1988 (19) JP


(21), Appl. No. 62-91024 (22) 15.4.1987

(71) NEC CORP (72) KUNIHIKO KASAMA

(51) Tht. Cl'. H01L27/12,H01L29/78

PURPOSE: To suppress leakage currents in the vicinity of an interface of a buried insulating layer for the production of a semiconductor device with its radiation resisting feature greatly enhanced by a method wherein a thick insulating layer is composed of a silicon thermal oxide film provided on the lower surface of a silicon crystal layer, a silicon oxide film formed under said silicon thermal oxide film by chemical vapor growth, and a phosphorus glass.

CONSTITUTION: A silicon crystal layer 15 is grown on a thick insulating layer for an SOI-structure semiconductor device and is mounted with a semiconductor element. The thick insulating layer is built of a silicon thermal oxide film 14 formed under the silicon crystal layer 15 in contant therewith, and one or more out of a line-up of a silicon oxide film, phosphorus glass layer, boron-phosphorus glass layer, and silicon nitride film, all formed just under the silicon oxide film 14 by chemical vapor growth. For example, after the formation of a thermal oxide film 12 on an Si substrate 11, a CVD phosphorus glass layer 13 is formed. Next, the insulating films 12 and 13 are subjected to patterning, their surfaces are thermally oxidized for conversion into an Si thermal oxide film 14, and then an Si crystal layer 15 is epitaxially grown. After this, a dielectric isolation film 16, gate oxide film 17, gate electrode 18, and source-drain regions 19 are formed.



257/301

g公開特許公報(A) 昭63-258063

. Dint Cl.4

識別記号

广内整理番号

四公開 昭和63年(1988)10月25日

H 01 L 27/12 29/78

311

7514-5F F-8422-5F

審査請求 未請求 発明の数 1 (全5頁)

公発明の名称 半導体装置

②特 頭 昭62-91024

20出 願 昭62(1987)4月15日

伊発明者 笠

邦彦

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

①出 願 人 日本電気株式会社 ②代 理 人 弁理士 鈴木 章夫

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 厚い絶縁膜層上セシリコン結晶を成長させ、ここに半球体索子を形成したSOI構造の半導体装置において、前記厚い絶縁膜層を、前記シリコン結晶に接してその下側に設けたシリコン熱酸化膜と、このシリコン酸化膜の下側に夫々化学気相成長によって形成したシリコン酸化膜。リンガラス、ボロンリンガラス、シリコン窒化膜の少なくとも一層とで構成したことを特徴とする半導体装置。

(2) 厚い絶縁膜層をシリコン半導体基板の少な くとも一部に形成してなる特許請求の範囲第1項 記載の半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置に関し、特に耐放射線性の 優れたSOI (Silicon on Insulator) 構造の半 導体装置に関する。

(従来の技術)

近年、半導体集積回路を宇宙空間、原子炉周辺などで使用する機会が増加しつつある。このような厳しい環境内におかれた半選体集積回路は種々一の放射線損傷を受け回路の誤動作および破壊を生じ、システムの機能低下を受けやすい。したがって、放射線に強い半導体集積回路の開発が望まれる。

集根回路が受ける放射線損傷は2つのタイプ、 すなわちトータルドーズによる損傷とシングルエ ベントによる損傷に分類される。

トータルドーズによる損傷は損傷が蓄積し、最後に破壊に至るもので主な原因はシリコン酸化膜等の絶縁膜中への正電荷の蓄積と絶縁膜/シリコン基板界面における界面準位密度の増大である。

一方、シングルエベントによる損傷はソフトエラー(メモリの反転、消去)、ラッチアップ等一過性の損傷で、シリコン基板内に入射したα線や重イオンが多量の電子-正孔対を発生するために

Same.

王記録者の中で耐ジングルエベフド性向上のた めにSOV樹造が考えられる。すなわち、限い良 面シリコン結晶層に重イオンが入射しても、この シリコン裏面層で発生する電子-正孔対は小さく、 したがってソフトエラーは起こり難くなる。さら に、相補型電界トランジスタ(CMOSトランジ スタ) の n および p チャンネルトランジスタのチ +ンネル領域を、SOI構造により互いに分離で きるのでラッチアップを完全になくすことも可能 となる。

従来、上記SOI構造はサファイア等の厚い絶 緑膜基板上にシリコン結晶を成長させたり、ある いは厚い(数 100mm~数μm)シリコン熱酸化 膜あるいは化学気相成長したシリコン酸化膜上に

例えば、第3図のように、シリコン半導体基板 31に形成した埋込絶縁膜層32上にシリコン結 晶を成長させるとともに、素子分離膜33.ゲー

モンリコン 酸化胆 3 人をおぶしし 更にゲードポリ タリコン電響355 フース・ドレイン領域3.5 を 形成してSOI投資を機成している。

〔発明が解決しようとする問題点〕

上述した厚い地縁膜あるいは茶板より形成した SOI構造は耐シングルエベント性は向上するが、 耐トータルドーズ性に関しては、以下に示す新た な問題を生じる。

すなわち、厚い絶縁膜からなる埋込層に電離放 射線が入射すると膜厚に比例して多畳の電子ー正 孔対を生じる。その際、移動度の大きい電子は容 曷に絶縁膜から散逸するが、正孔は膜中に残され 正電荷を蓄積する。

また、正孔の一部は表面シリコン層/絶縁膜層 界面に違し、界面準位を発生する。

シリコン結晶を成長させることにより形成してい …………その結果、第3図に示すように埋込絶縁膜層3-2中に蓄積した正電荷38、要面シリコン層/埋 込絶縁腹層界面に発生した界面単位37により、 上部のMOSトランジスタが劣化する前に埋込地 緑膜層界面に大量のリーク電波が流れ、上部トラ

ンジスタの機能が損なわれるおそれがある。

本発明は埋込絶縁膜層界面近傍を流れるリーク 電流を抑制して耐放射線性を大幅に向上できる半 導体装置を提供することを目的としている。

(問題点を解決するための手段)

本発明の半導体装置は、厚い絶縁膜層上にシリ コン結晶を成長させ、ここに半導体衆子を形成し たSOI構造の半導体装置において、厚い絶縁限 層を、シリコン結晶に接してその下側に設けたシ リコン熱酸化膜と、このシリコン酸化膜の下側に 夫々化学気相成長によって形成したシリコン酸化 腹、リンガラス、ポロンリンガラス。シリコン窒 化膜の少なくとも一層とで構成している。

即ち、埋込絶縁膜層の一郎を構成する化学気相 成長によって形成した膜は、シリコン熱酸化膜よ かも大きな電子及び正孔捕捉確率を有する。 特に リン及びポロンの膜中温度が増加すると、この樹 捉確率は著しく増大する。そして、捕捉された電 子と正孔は互いに電荷を打ち消すため、蓄積され る電荷量は大幅に減少する。一方、シリコン熱酸

化膜は、シリコン結晶層と化学気相成長した膜間 の初期の界面単位密度を低波させ、かつ自身に形 放される高温度の電子及び正孔撤提中心によって 化学気相成長膜からシリコン結晶に向かう正孔を ここで捕捉して界面準位発生量を減少させる。

また、化学気相成長膜を多層に構成すると、各 膜間の界面にも多量の電子及び正孔湖提中心が生 成され、絶縁膜層中の正電荷蓄積量を更に減少す る.

(宝飾例)

次に、本発明を図面を参照して説明する。 (実施例1)

第1図(a) 乃至第1図(!) は本発明の一 実施例を工程順に示す断面図であり、ここでは、 SOI基板の表面シリコン結晶層にロチャンネル MOSトランジスタを形成する場合に本発明を適 用した例を示している。

第1図 (a) に示すように、(100) の面方 位を有するシリコン基板 1 1 に膜厚10~ 100 n m のシリコン熱酸化膜 1 2 を形成した後、化学気格

放果したエングラス度」3を改合エロー酸為正準 最さ速名。あるいは化学気相成長でたシリエン酸 化膜。ボロンリンガラスを単租してもよい。

次に、上記組録関12.13を公知のフォトレジストおよび触刻技術を用いてバターニングする。 その結果を第1図(b)に示す。

次に第1図(c)に示すように、化学気相成長 したリンガラス層13を酸素雰囲気で裏面を熱酸 化し、膜厚10~100nmのシリコン熱酸化膜14 にする。

さらに、第1図(d)に示すように、シリコン 基版面の露出している部分を種として数百nm~ 数μmの厚さのシリコン結晶層15をエピタキシャル成長させる。このエピタキシャル成長は例えばアモルファスシリコンをウェハー全面に堆積し、その後500~600での低温で固相エピタキシャル 成長させることによって行うことができる。この 結果、前記絶縁膜12,13,14は埋込絶縁膜層として構成される。

以下、第1図 (e) に示すように、埋込換緑膜

and the second of the second second second

light of the second of the second

実施例を工程類に示す断面図であり、ここでは実施例1と同様SOI基板上の表面シリコン層中にMOSトランジスタを形成する場合に本発明を適用した例の、特に埋込絶縁膜層の形成についてのみ図示している。 ---

先ず、第2図(a)に示すように、(100)の面方位を有するシリコン基板21に、膜厚10~100nmのシリコン熱酸化膜22を形成した後、化学気相成長したポロンリンガラス層23を数百nm~数μm堆積し、更にその上に化学気相成長したシリコン窒化膜24を数百nm~数μm堆積

次に、上記路縁膜上に10~100nmのポリシリコン膜を化学気相成長により堆積し、更に酸素雰囲気中で上記ポリシリコン膜を熱酸化し、シリコン熱酸化膜25を形成する。その結果を第2図(b)に示す。

次に、第2図(c)に示すように、公知のフォトリソグラフィ技術により前記各膜をパターニングして、エピタキシャル成長のための種としてシ

確に過する過去を表面というと結晶と近季無識 化して表こ分型整晶圏で見を形成した後、ケート シリコン酸化酸17を形成し、さらにゲートポリ シリコン電極18を公知のフォトレジスト、触刻 技術により形成する。ここで、素子分離をトレン ナ分組構造によって行ってよい。

さらに、第1図(1)に示すように、ゲートポリシリコン電極18を側面酸化を行った後、砒素等のイオン注入によりソース・ドレイン領域19を形成する。

この様成によれば、MOSトランジスタに電離放射線が入射しても、SOI構造の埋込組縁膜層に蓄積される正電荷量及び表面シリコン結晶層/埋込組縁膜層別面に発生する界面単位量はともに少なく、埋込組縁膜界面近傍を流れるリーク電流を大幅に低減することができ、SOI構造の本来の性能である高い耐シングルエベント性とあわせて耐放射性を大幅に向上させることができる。

(実施例2)

第2図 (a) 乃至第2図 (c) は本発明の第2

リコン基板21の表面を露出する。

以後は実施例1と同様、シリコン結晶をエピタキシャル成長し、酸化処理、ゲートポリシリコン 電極及びソース・ドレイン領域を形成してSOI 構造を形成し、表面シリコン結晶層にMOSトラー ンジスタを製造する。

この実施例 2 においても、前記実施例 1 と同様に、SOI 構造の埋込絶縁限層に蓄積される正電荷量及び表面シリコン結晶層/埋込絶縁膜層界面に発生する界面準位量をともに少なくし、埋込絶縁膜層界面近傍を流れるリーク電流を大幅に低減することができ、耐放射性を大幅に向上させることができる。

ここで、化学気相成長により形成した限は適宜 に組合わせを変えて構成してもよい。また、前記 各実施例は n チャンネ I/M O S トランジスタに適 用しているが、他の半導体集積回路についても同 校に適用できる。

(発明の効果)

以上説明したように本発明は、SOI構造を構

は一旦では、「一日のでは、「日本のでは、「

4. 図面の簡単な説明

第1図(a) 乃至第1図(f) は本発明の第1 実施例を製造工程順に示す断面図、第2図(a) 乃至第2図(c) は本発明の第2実施例を製造工 程順に示す断面図、第3図は従来の問題を説明す るための断面図である。

11 -- シリコン基板、12 -- シリコン熱酸化膜、13 -- リンガラス層、14 -- シリコン熱酸化膜、15 -- シリコン結晶層、16 -- 素子分離絶縁膜、17 -- ゲートシリコン酸化膜、18 -- ゲートポリシリコン電極、19 -- ソース・ドレイン領域、21 -- シリコン基板、22 -- シリコン熱酸化膜、2

代理人 弁理士 鈴 木 章



